Integration and verification of parameterized register interfaces

Abstract. This thesis takes an in-depth look on parameterized register models, their generation and use. The aim is to discover improvements to the current method of generating parameterized register models. The thesis is divided into two halves: a practical section that consists of a study on the generation of parameterized register models, and a theory section that supports the topics gone over in the practical section. The practical section studied the generation flow and tools currently used at Nordic Semiconductor. The flow was analyzed to discover changes that would enable the generation of more flexible parameterized register models. The suggested changes were then used to generate a dynamic register model for a highly configurable intellectual property (IP) core. The register model was validated using a register test sequence and functional tests. Finally, the functionality of the generated register model was compared to a manually implemented model. In the end, the test sequences and functional tests passed without errors. The generated register model could be configured directly from the testbench without editing the model manually. This also meant that the applied configurations would not be lost even if the register model were to be regenerated. The resulting register model was significantly more flexible than the previous generated models.Parametrisoitujen rekisterirajapintojen integrointi ja verifiointi. Tiivistelmä. Tässä opinnäytetyössä tutustutaan parametrisoituihin rekisterimalleihin, niiden generointiin, ja niiden käyttöön. Tavoitteena on löytää parannuksia nykyiseen parametrisoitujen rekisterimallien generointitapaan. Opinnäytetyö on jaettu kahteen puoliskoon: käytännön osuuteen, joka koostuu parametrisoitujen rekisterimallien tutkimuksesta, ja teoreettisesta osuudesta, joka tukee käytännön osuudessa käsiteltyjä aiheita. Käytännön osuus tutki Nordic Semiconductorilla tällä hetkellä rekisterimallin generointiin käytettyjä prosesseja ja työkaluja. Niitä analysoimalla pyrittiin löytämään muutoksia, joiden avulla voisi generoida joustavampia parametrisoituja rekisterimalleja. Kyseisten muutosten avulla generoitiin sitten dynaaminen rekisterimalli IP lohkolle, joka sisältää paljon konfiguroitavia parametrejä. Generoitu malli varmennettiin rekisterien testisekvenssillä ja toiminnallisilla testeillä. Lopuksi rekisterimallin toiminnallisuutta verrattiin käsin kirjoitetun rekisterimallin toiminnallisuuteen. Testisekvenssi ja toiminnalliset testit läpäistiin simuloinnissa lopulta ilman virheitä. Generoitu rekisterimalli oli konfiguroitavissa suoraan testipenkistä, eikä sitä tarvinnut muokata manuaalisesti. Tämä tarkoitti myös sitä, että testipenkissä asetettuja konfiguraatioita ei menetetä, jos rekisterimalli generoidaan uudelleen. Lopullinen rekisterimalli oli merkittävästi joustavampi kuin aikaisemmat generoidut mallit

Modeemikortin takaisinmallinnusprojekti

Tiivistelmä. Tässä kandidaatintyössä esitetään Motorola SURFboard SB5101E -modeemin takaisimallinnusprosessi. Modeemin toimintaan perehdytään tutkimalla sen piirilevyn keskeisiä osia ja siinä käytettyjä kiinnostavia teknisiä ratkaisuja. Työn ensimmäisessä osiossa perehdytään SB5101-modeemiin ja sen toimintaan. Toisessa osiossa tutkitaan modeemin piirilevyn keskeisiä komponentteja, ja sen toiminnan kannalta keskeisiä osia. Viimeisessä osiossa perehdytään modeemin suunnittelussa käytettyihin ratkaisuihin, joilla voidaan vähentää herkkien komponenttien kokemaa häiriötä.Modem circuit reverse engineering project. Abstract. In this bachelor’s thesis the reverse engineering process of a Motorola SURFboard SB5101E cable modem is presented. This thesis analyses some of the central components of the modem circuit board and some of the interesting solutions used in the circuit design. The first section of the thesis focuses on the basic information of the SB5101E cable modem. The second section analyzes the central components and parts of the cable modem circuit board. The last section of the thesis focuses on analyzing the design methods that are used to minimize the interference in sensitive components